信息来源：https://www.nature.com/articles/d41586-026-01050-5
一台造价约4亿美元、体积比伦敦双层巴士还要庞大的机器，刚刚在芯片制造领域创下了一项新纪录。
2026年2月，荷兰半导体设备巨头ASML在美国圣何塞举行的SPIE先进光刻与图案化会议上宣布，其新一代High-NA极紫外光刻机（EUV）已具备大批量生产能力，并在比利时独立半导体研究机构Imec的测试中，成功在硅晶圆上制造出宽度仅为8纳米的结构，这是迄今为止商用芯片图案化系统单次操作所能达到的最小尺寸。
与此同时，ASML还披露了另一项重大突破：新一代光源功率将提升至1000瓦，每秒向10万个熔融锡液滴同时发射三束激光，与现有系统相比，芯片产出效率有望在2030年提升50%。
这两项进展叠加在一起，意味着人工智能算力竞赛的底层硬件基础，正在迎来一次关键性的跃升。
一块镜子，撑起了整个芯片工业的天花板

要理解这台机器为什么重要，需要先理解极紫外光刻技术的物理本质。
芯片的制造过程，本质上是一场极限尺度的"光绘"。光的波长越短，能在晶圆上刻出的结构就越精细，单位面积内能塞进的晶体管就越多，芯片的计算能力就越强，能耗就越低。20世纪90年代到21世纪初，光刻机使用波长193纳米的深紫外光；ASML的极紫外光刻机使用波长仅13.5纳米的极紫外光，理论分辨率提升了超过十倍。
但极紫外光有一个要命的特性：几乎会被所有物质吸收，包括空气、玻璃，甚至镜子本身。它无法像普通光线那样用透镜聚焦，只能依靠精度达到纳米级的反射镜来控制方向。ASML的光刻机内部，核心光学元件由德国蔡司公司制造，由数十层硅和钼交替叠加的薄膜构成，表面粗糙度不得超过几个原子的直径，任何细微瑕疵都会直接影响成像质量。
新一代High-NA系统的数值孔径从上一代的0.33提升至0.55，部分反射镜直径超过一米，比上一代更大，形状也经过重新设计。数值孔径越高，光线投射的角度范围越宽，成像对比度就越高，能够实现的最小结构尺寸就越小。正是这个看似不起眼的数字变化，带来了芯片密度提升近三倍的结果：搭载该系统生产的芯片，晶体管数量可以达到上一代系统所能制造芯片的2.9倍。
这台机器目前已向英特尔、SK海力士等客户交付约十台，Imec也于近期正式接收了ASML最新款EXE:5200系统。IBM同期在SPIE 2026大会上展示了基于High-NA EUV工艺、面向2纳米以下节点的技术路线，英特尔预计搭载该技术的Intel 14A节点将于2027年正式推出。
AI的胃口，逼着摩尔定律继续跑

芯片行业有一条非正式的"定律"：摩尔定律。它预言芯片上的晶体管数量大约每两年翻一番，这一规律自1965年提出以来基本得到遵守，驱动着整个信息技术产业的飞速发展。
但近年来，这条定律越来越难以维系。晶体管尺寸已经逼近物理极限，继续缩小会引发电荷泄漏等一系列棘手的量子效应，导致芯片性能下降甚至失效。与此同时，人工智能对算力的需求正以前所未有的速度膨胀，数据中心的电力消耗已经引发了全球范围内的能源焦虑。
ASML研究计量主管马尔滕·冯肯直言，正是因为人工智能的爆发，"我们看到的芯片需求量巨大，而且规模也需要大幅扩展"。High-NA EUV技术的突破，让在不增加芯片面积的前提下塞入更多晶体管成为可能，同等电力消耗下能够完成的计算任务随之大幅增加，这直接回应了AI数据中心最迫切的需求。
不过，这场竞赛远没有到终点。冯肯表示，ASML已启动数值孔径0.75的"超高NA"系统研发，这是下一个技术目标。而在更远的未来，Imec光刻研究副总裁Geert Vanderberghe认为，纯粹依靠缩小平面晶体管来推进摩尔定律的路线，终将触顶，下一阶段的突破方向是三维堆叠，把两个乃至更多晶体管垂直叠放在一起，像盖楼一样造芯片。
这条路的最大障碍是散热：晶体管堆叠越多，高速运算产生的热量越难导出，一旦失控芯片就会熔化。工程师们目前正在全力研究如何解决这个问题，而答案，很可能决定AI时代下一个十年的技术格局。